PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-238860

(43)Date of publication of application: 31.08.1999

(51)Int.CI.

H01L 27/108 H01L 21/8242 H01L 21/8238 H01L 27/092 H01L 29/786

(21)Application number: 10-037691

(71)Applicant: HITACHI LTD

(22)Date of filing:

19.02.1998

(72)Inventor: NAGAI AKIRA

MIYAMOTO MASABUMI


ASAKURA HISAO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a DRAM or a system LSI on which a DRAM is mounted together, which has both stability and rapidity of memory operation.

SOLUTION: On the same semiconductor board 1, a selective MISFETQm of a memory cell array region B1 of a DRAM is formed on a main surface of the semiconductor board 1 which is a bulk silicon board and a circuit expecting a memory cell, that is, a MISFET (an n-channel MISFETQn and a p-channel MISFETQp) of a peripheral circuit region B2 of a DRAM or a general circuit region A in which a general circuit such as a logic circuit is formed is formed on an SOI layer 3, which is a single crystalline silicon layer provided on an insulation film 2 on the semiconductor board 1.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection]

[Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-238860

(43)公開日 平成11年(1999)8月31日


(51) Int.Cl. ⁶	識別記号	FΙ				
H01L 27/	108	H01L 2	7/10	6811	•	
21/8242 21/8238 27/092		27/08		3 2 1 K		
		2	7/10	6 2 1 C		
		671C				
29/786		29	6 1 3 I	6 1 3 B		
		審査請求	未請求	請求項の数12	OL	(全 14 頁)
(21)出願番号	特顯平10-37691	(71)出顧人	(71) 出顧人 000005108			
		İ	株式会社	吐日立製作所		
(22)出顧日	平成10年(1998) 2月19日		東京都千代田区神田駿河台四丁目6番地			
		(72)発明者	永井 3	Æ		
			東京都/	小平市上水本町 王	订目20	番 1号 株
			式会社日	日立製作所半導体	事業部	内
		(72)発明者	宮本 正	E文		
			東京都/	小平市上水本町 王	丁目20	番1号 株
			式会社日	日立製作所半導体	事業部	内
		(72)発明者	朝倉	入雄		
			東京都市	青梅市新町六丁 目	16番地	の3 株式
			会社日立	立製作所デバイス	開発セ	ンタ内

(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

【課題】 メモリ動作の安定性と、高速性を兼ね備えた DRAMあるいはDRAMを混載したシステムLSIを 提供する。

【解決手段】 同一の半導体基板1上にあって、DRA Mのメモリセルアレイ領域B1の選択MISFETQm をバルクシリコン基板である半導体基板1の主面上に形 成し、メモリセル以外の回路、すなわちDRAMの周辺 回路領域B2あるいは論理回路等の一般回路が形成され る一般回路領域AのMISFET(nチャネルMISF ETQnおよびpチャネルMISFETQp)を半導体 基板1上の絶縁膜2上に設けた単結晶シリコン層である SOI層3上に形成する。



【特許請求の範囲】

【請求項1】 DRAMのメモリセルを選択する第1のMISFETと、前記メモリセルがアレイ状に配置されたメモリセルアレイ領域の周辺に配置され、前記DRAMの周辺回路に含まれる第2のMISFETとを有する半導体集積回路装置、または、前記第1および第2のMISFETに加えて論理演算回路その他の論理回路に含まれる第3のMISFETを有する半導体集積回路装置であって、

前記第1のMISFETは、前記半導体基板の主面に形成され、前記第2および第3のMISFETは、前記半導体基板の主面の絶縁膜上に前記半導体基板とは電気的に絶縁して形成された単結晶シリコン層に形成されていることを特徴とする半導体集積回路装置。

【請求項2】 請求項1記載の半導体集積回路装置であって、

前記第1のMISFETのゲート電極は、多結晶シリコン膜、多結晶シリコン膜およびその上面に形成された金属シリサイト膜、または、多結晶シリコン膜およびその上面に形成された金属膜からなることを特徴とする半導体集積回路装置。

【請求項3】 請求項2記載の半導体集積回路装置であって、

前記多結晶シリコン膜には、前記第1のMISFETの ソース・ドレイン領域を構成する不純物半導体領域の導 電型とは反対の導電型を示す不純物が高濃度に導入され ていることを特徴とする半導体集積回路装置。

【請求項4】 請求項1記載の半導体集積回路装置であって、

前記第1のMISFETのゲート電極は、真性シリコンとほぼ同等の仕事関数を有する金属膜からなることを特徴とする半導体集積回路装置。

【請求項5】 請求項1~4の何れか一項に記載の半導体集積回路装置であって、

前記第2および第3のMISFETのゲート電極は、多結晶シリコン膜、多結晶シリコン膜およびその上面に形成された金属シリサイド膜、または、多結晶シリコン膜およびその上面に形成された金属膜からなることを特徴とする半導体集積回路装置。

【請求項6】 請求項5記載の半導体集積回路装置であって、

前記多結晶、リコン膜には、前記第2または第3のMI SFETのパース・ドレイン領域を構成する不純物半導 体領域の導電型と同一の導電型を示す不純物が高濃度に 導入されていることを特徴とする半導体集積回路装置。

【請求項7】 請求項1~4の何れか一項に記載の半導体集積回路装置であって、

前記第2および第3のMISFETのゲート電極は、真性ショコンとほぼ同等の仕事関数を有する金属膜からなることを特徴とする半導体集積回路装置。

【請求項8】 請求項4または7記載の半導体集積回路装置であって。

前記金属膜を構成する材料は、タンプステンまたはモリ ブデンであることを特徴とする半導体集積回路装置。

【請求項9】 請求項1~8の何れが一項に記載の半導体集積回路装置であって、

前記周辺回路または論理回路は、n チャネルMISFE Tおよびp チャネルMISFETからなる相補型MIS FET回路を主体とする回路であることを特徴とする半 導体集積回路装置

【請求項10】 請求項1~9の何れか一項に記載の半導体集積回路装置であって、

前記第2および第3のMISFETのソース・ドレイン 領域を構成する不純物半導体領域上には、選択的に形成 された金属層または金属シリサイト層を有することを特 徴とする半導体集積回路装置。

【請求項11】 DRAMのメモリセルを選択する第1のMISFETと、前記メモリセルがアレイ状に配置されたメモリセルアレイ領域の周辺に配置され、前記DRAMの周辺回路に含まれる第2のMISFETとを有する半導体集積回路装置、または、前記第1および第2のMISFETに加えて論理演算回路その他の論理回路に含まれる第3のMISFETを有する半導体集積回路装置の製造方法であって、

(a) 半尊体基板の主面に絶縁層を形成し、前記絶縁層 上に前記半導体基板とは電気的に絶縁される単結晶シリコン層を形成する工程、

(b) 前記メモリセルアレイ領域の前記車結晶シリコン 層および絶縁層を除去し、前記半導体基板の主面を露出 する工程。

(c) 前記露出された半導体基板の主面および前記車結晶シリコン層に素子分離領域を形成する工程、

(d) 前記半導体基板の主面に前記第1のMISFETを形成し、前記単結晶シリコン層に前記第2および第3のMISFETを形成する工程、

(e) 前記第1のMISFETの上層に情報蓄積用容量 素子を形成する工程、

を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項12】 請求項1!記載の半導体集積回路装置の製造方法であって、

前記(c)工程における前記単結晶シリコン層への牽子 分離領域の形成は、前記絶縁層に達する溝を前記単結晶 シリコン層に形成した後、前記溝を埋め込む絶縁膜を堆 積し、前記車結晶シリコン層上の前記絶縁膜を除去する 第1の方法、または、選択酸化(LOCOS)法を用い る第2の方法、の何れかの方法により行われることを特 徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装置およびその製造技術に関し、特に、DRAM (Dvnami c Random Access Memory) と論理制御回路または論理演算回路等の論理回路とが1つの半導体基板に混載された半導体集積回路装置に適用して有効な技術に関するものである。

[0002]

【従来の技術】DRAMのメモリセルは、1つのセル選択MISFETとそれに直列に接続された1つのキャパシタとから構成される。このため、DRAMの集積度を高しまることは比較的容易であり、安価に大容量のメモリ素子を構成することができる。したがって、DRAMは、各種コンピュータのメイン・メモリを初め、公範に利用されている。また、素子の微細化が進展し、内規模集積化が可能になってきた結果、論理回路を初めとする一般回路とDRAMとを同一半導体チャプに集積し、より高いレステム性能を実現できるシステムLSI(Large Scale Integration)化の要求が高まっている。

【0003】このような高集積、高性能DRAMあるいはいステムLSIは、パルケンリコン基板(単結晶ンリコンウェハ)の表面に形成するのが一般的である。しかし、パルウンリコン基板表面に形成したMISFET(以下、パルウMISFETという)では、そのパース・デレイン拡散層と基板との間に存在する寄生接合容量等がパルウMISFETの動作高速化の阻害要因になる。また、パルクMISFETの実効チャネル長を約0.1μmあるいはそれ以下となるように激細化した場合には、電流駆動能力の高いハルクMISFETを得ることが困難である等の問題がある。

【0004】一方、たともば、昭和59年11月30日、株式会社オーム社発行、「LSIハンドブック」、p387に記載されているように、MISFETをSOI(Silicon On Insulator)基板に形成する技術が知られている。SOI基板に形成されたMISFET(以下、SOIMISFETという)は、前記した寄生接合容量の低減に有効であり、素子を高速化することができる。また、薄膜のSOI層(絶縁層上の単結晶シリコン層)は微細化に好適であると含われており、デバイスの高性能化の実現に有望視されている。

【0005】なお、DRAMは、情報の記憶素子として 電荷を蓄積するキャパシタを用いており、そのまま放置 すると蓄積電荷が時間の経過とともに漏れてしまう。こ のため、情報を保持し記憶し続けるため、記憶内容を定 期的に再生するいわゆるリフレッシュ動作を必要とする ことは周知である。このリフレッシュ動作を必要とする ためには蓄積電荷の保持特性を向上することが必要であ り、メモリセル選択用のMISFETのチャネル間リー ク電流を低減することが有効である。このため、上記キャパシタに直列に接続されるメモリセル選択MISFE Tのしきい値電圧は約1Vと、周辺回路のMISFET よりかなり高く設定されている。これによりメモリセル 選択MISFETを介して蓄積電荷が漏れないように し、記憶保持特性を高めている。

[0006]

【発明が解決しようとする課題】しかし、バルクシリコン基板表面上にMISFETを形成する上記従来技術によるDRAMやシステムしSIでは、前記のとおり寄生接合容量等の存在が高速化に下利に作用する。これに対し、SOI基板上にMISFETを形成してDRAMやシステムしSIを作成した場合には、高速性においては優れるものの、以下のような問題が生ずる。

【0007】SOIMISFETにおいて、小なっともチャイル長が0.5 a m以下に微細化されると、その性能を上分に引き出すには、絶縁層上に形成される単結晶シリコン層の膜厚を0.1 a mあるいはそれ以下にすることが望ましい。通常、このような薄膜の単結晶シリコン層上に形成されたSOIMISFETでは、その基板電位すなわち単結晶シリコン層の電位は固定されていない。いわゆる基板フローディング状態でSOIMISFETが動作するため、SOIMISFETの雑音に対する余裕度が小さくなる。DRAMの動作では、メモリセルから小微弱な信号を検出してこれを増幅しなければならなず、タなくともメモリセルの選択用MISFETにSOIMISFETを用いると、安定したメモリ動作を確保することが難しくなる。

【0008】また、ゲート電極の材料として多結晶シリ コン、多結晶シリコン上にシリサイド層が形成されたポ リサイド、あるいは、多結晶レリコン上に金属層が形成 されたポリメタルをSOIMISFFTに用いる場合、 多結晶、リコンの導電型は、製造工程の容易さからp千 ヤネルMISFETにはp型多結晶シリコン、nチャネ ルMISFETにはn型多結晶シリコンとすることが一 般的である。ところが、ゲート電極の仕事関数は多結晶 シリコンの仕事関数で決まり、多結晶シリコンの仕事関 数は、それが n 型の場合約4.15 e V 、p 型の場合約5. 15eVである。ピート電極の仕事関数と活性領域を構 成するシリコン層の仕事関数との差によりMISFET のしきい値電圧が変動することは周知であり、したがっ て、nチャネルMISFFTにn型多結晶シリコンをゲ ート電極に用いた場合、および、 p チャネルM I S F E Tにp型多結晶シリコンをゲート電極に用いた場合に は、MISFETのしきい値電圧が低くなってエンパン スメントモードのMISFETを得るのが困難になる。 DRAMのメモリセルの選択MISFETとしてはVt hが約1V (選択MISFETがnチャネルMISFE Tの場合)のエンハンスメントモードとすることは従来 技術で説明したとおりであり、前記したゲート電極の構 成では、DRAMの選択MISFETとしては好ましく ない。一方、DRAMのメモリセルの選択MISFET のしきい値電圧を高くするために基板のチャネル領域に

導入する下純物の濃度を高くする方策が考え得るが、このような方策では、蓄積ノード近傍での電界強度が大きくなり、接合リークを増大させ、リフレッシュ特性を悪化させる要因となる。

【0009】さらに、絶縁層上の単結晶シリコン層が薄い場合、ソース・ドレイン圏のシート抵抗が高くなり、総合的にはかえってMISFETの高速性を損なう可能性がある。

【0010】本発明の目的は、DRAMを有する半導体 集積回路装置において、SOI基板上のMISFETの 高速性という特徴を有し、なおかつ安定したメモリ動作 が可能な技術を提供することにある。

【0011】また、お発明の他の目的は、DRAMを有する半導体集積回路装置において、その中に用いるSOIMISFETのしきい値電圧の制御性を向上する技術を提供することにある。

【0012】また、本発明の他の目的は、DRAMを有する半導体集積回路装置において、メモリセル選択用MISFETの基板の下純物濃度を高くすることなく、そのしきい傾電圧を高くすることのできる技術を提供することにある。

【0013】また、本発明の他の目的は、DRAMを有する半導体集積回路装置において、リフレッシュ特性を向上できる技術を提供することにある。

【0014】また、本発明の他の目的は、DRAMを有する半導体集積回路装置において、その中に用いるSOIMISFETの拡散層抵抗を低減する技術を提供することにある。

【0015】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0016]

【課題を解决するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0017】(1) 本発明の半導体集積回路装置は、DRAMのメモリセルを選択する第1のMISFETと、メモリセルがアレイ状に配置されたメモリセルアレイ領域の周辺に配置され、DRAMの周辺回路に含まれる第2のMISFETとを有する半導体集積回路装置、または、第1および第2のMISFETに加えて論理演算回路その他の論理回路に含まれる第3のMISFETを有する半導体集積回路装置であって、第1のMISFETが、半導体基板の主面に形成され、第2および第3のMISFETか、半導体基板の主面の絶縁膜上に半導体基板とは電気的に絶縁して形成された単結晶シリコン層に形成されているものである。

【0018】このような半導体集積回路装置によれば、 DRAMのメモリセルを構成する選択MISFET(第 1のMISFET)を半導体基板つまりパルクシリコン 基板の表面上に形成することにより、雑音に対する余裕度が高く、安定したメモリ動作が可能となり、メモリセル以外の回路のMISFET(第2および第3のMISFET)をシリコン基板上の絶縁層上に設けたシリコン単結晶(SOI)層上に形成することにより、高速性に優れた半導体集積回路装置とすることができる。

【0019】(2)また、本発明の半導体集積回路装置は、前記(1)記載の半導体集積回路装置において、第1のMISFETのゲート電極を、多結晶シリコン膜、多結晶シリコン膜およびその上面に形成された金属シリコン膜およびその上面に形成された金属膜とするものである。この多結晶シリコン膜には、第1のMISFETのソーフ・ドレイン領域を構成する下純物半導体領域の導電型とは反対の導電型を示す下純物が高濃度に導入することができる。また、第1のMISFETのゲート電極は、真性シリコンとほぼ同等の仕事関数を有する金属膜、たとえばマングステンまたはモリブデンとすることもできる。

【0020】このように第1のMISFETのソース・ ドレイン領域を構成する不純物半導体領域の導電型とは 反対の導電型を示す不純物を多結晶シリコンに高濃度に 導入することにより、あるいは、第1のMISFETの ゲート電極を、裏性シリコンとほぼ同等の仕事関数を有 する金属膜、たとえばタンドステンまたはモリブデンと することにより、第1のMISFETのしきい値電圧 を チャネル領域の不純物濃度を増加させることなくエ ンソンスメント側に大きくすることができ、第1のMI SFETすなわちDRAMの選択MISFETのリーク 電流を小さくしてDRAMのリプレッシュ特性を向上で きる。すなわち、第1のMISFETがnチャネルMI SFETである場合には、そのゲート電極を構成する多 結晶ンリコンをp型とし、または、そのゲート電極を真 性シリコンとほぼ同等の仕事関数を有する金属膜とする ことにより、ゲート電極がn型多結晶シリコンである場 合に比較してしきい値電圧を正電圧側に大きくすること ができる。… 5、第1〇MISFFTがpチャネルMI SFETである場合には、そのサート電極を構成する多 結晶シリコンを五型とし、または、そのゲート電極を真 性シリコンとほぼ同等の仕事関数を有する金属膜とする ことにより、ゲート電極から型多結晶シリコンである場 合に比較してしきい値電圧を負電圧側に大きくすること かてきる。

【0021】(3)また、本発明の半導体集積回路装置は、前記(1)または(2)記載の半導体集積回路装置において、第2および第3のMISFETのゲート電極を、多結晶シリコン膜、多結晶シリコン膜およびその上面に形成された金属膜とするものである。この多結晶シリコン膜はに、第2または第3のMISFETのパース・ドレイン領域を構成する下純物半

(5)

導体領域の導電型と同一の導電型を示す不純物が高濃度 に導入されてもよい。また、第2および第3のMISF ETのゲート電極は、真性シリコンとほぼ同等の仕事関 数を有する金属膜、たとえばタンピステンまたはモリブ デンとすることもできる。このような半導体集積回路装 置では、第2および第3のMISFETのゲート電極 を、真性シリコンとほぼ同等の仕事関数を有する金属 膜、たとえばタングステンまたはモリブデンとすること により、そのしきい値の制御性を向上し、半導体集積回 路装置の性能を向上できる。また、多結晶シリコン膜の 導入される下純物の導電型をソース・ドレイン領域を構 成するで純物半導体領域の導電型と同一にしてその製造 工程を容易にするとともに、しきい値を小さくして低電 / / 照動に対応したMISFETを形成することができ る。これにより半導体集積回路装置の特性および信頼性 を向上できる。なお、第2および第3のMISFETの ゲート電極に真性シリコンとほぼ同等の仕事関数を有す る金属(タンプステン、モリブデン等)を用いることに より、MISFETのしきい値電圧を容易にエンハンス モードにすることもできる。

【0022】なお、前記(1)~(3)に記載した半導

体集積回路装置のおいて、周辺回路または論理回路は、 nデャネルMISFETおよびpチャネルMISFET からなる相補型MISFET回路を主体とする回路とす ることができる。また、第2および第3のMISFET の不純物半導体領域上には、選択的に形成された金属層 または金属シリサイド層を有することができる。このよ らな半導体集積回路装置によれば、相補型MISFET を構成して半導体集積回路装置の性能を向上し、また、 第2および第3のMISFETの不純物半導体領域上に 選択的に成長させた金属層または金属シリサイド層を形 成して、薄いSOI膜によるMISFETの不純物半導 体領域の抵抗値の上昇を抑制することができる。これに より半導体集積回路装置の性能を総合的に向上できる。 【0023】(4)本発明の半導体集積回路装置の製造 方法は、DRAMのメモリセルを選択する第1のMIS FETと、メモリセルがアレイ状に配置されたメモリセ ルアレイ領域の周辺に配置され、DRAMの周辺回路に 含まれる第2のMISFETとを有する半導体集積回路 装置、または、第1および第2のMISFETに加えて 論理演算回路その他の論理回路に含まれる第3のMIS FETを有する半導体集積回路装置、の製造方法であっ て、(a)半導体基板の主面に絶縁層を形成し、絶縁層 上に半導体基板とは電気的に絶縁される単結晶シリコン 層を形成する工程、(b)メモリセルアレイ領域の単結 晶シリコン層および絶縁層を除去し、半導体基板の主面 を露出する工程、(c)露出された半導体基板の主面お よび単結晶シリコン層に素子分離領域を形成する工程、

(d) 半導体基板の主面に第1のMISFETを形成

し、単結晶シリコン層に第2および第3のMISFET

報帯積用容量素子を形成する工程、を含むものである。また、(c)工程における単結晶シリコン層への素子分離領域の形成は、絶縁層に達する溝を単結晶シリコン層に形成した後、溝を埋め込む絶縁膜を堆積し、単結晶シリコン層上の絶縁膜を除去する方法、あるいは、選択酸化(LOCOS)法を用いる方法、の何れかの方法により付うことができる。このような半導体集積回路装置の製造方法によれば、前記した(1)記載の半導体集積回路装置を製造することができる。

を形成する工程、(e)第1のMISFETの上層に情

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

【0005】図1は、本発明の一実施の形態である半導体集積回路装置の一例を示す断面図である。また、図2は、本実施の形態の半導体集積回路装置のチェブ全体を示した平面図である。

【0026】図2に計すように、本実施の形態の半導体集積回路装置は、単一の半導体基板1の表面に、論理回路等の一般回路が形成された領域Aと、DRAMが形成された領域Bとを有する。また、DRAMが形成された領域Bは、メモリセルがアレイ状に形成されたメモリセルアレイ領域B1とDRAMの周辺回路が形成された周辺回路領域B2とからなる。さらに半導体基板1には、ホンディングパートPを複数有する。

【0027】図1において図の左側はDRAMのメモリセルが形成されたメモリセルアレイ領域B1の断面を示し、図の右側はDRAMの周辺回路領域B2あるいは論理回路等の一般回路領域Aを示す。メモリセルアレイ領域B1には、DRAMのメモリセルの選択MISFETQmが形成され、周辺回路領域B2あるいは一般回路領域AにはnfャネルMISFETQnおよびpfャネルMISFETQpが形成される。nfャネルMISFETQnおよびpfャネルMISFETQpは、相補型MIS回路を構成する。

【0028】また図示するように、選択MISFETQmは、ハルクシリコン基板である半導体基板1の主面上に形成される。一方、nチャネルMISFETQnおよびpチャネルMISFETQpは、半導体基板1の主面上の絶縁膜21に形成された単結晶シリコン層であるSOI層3上に形成されている。このように選択MISFETQmがハルクンリコン基板である半導体基板1の主面上に形成されるため、選択MISFETQmの耐ノイズ性を向上し、その動作を安定化して半導体集積回路である上できる。一方、nチャネルMISFETQnおよびpチャネルMISFETQpをSOI層3上に形成するため、これらMISFETの動作連度を向上に形成するため、これらMISFETの動作連度を向上に形成するため、これらMISFETの動作連度を向上で周辺回路あるいは一般回路の動作速度を向上でき

る。これにより、DRAMの読み出し書き込みの耐ノイズ性能を維持しつつ、半導体集積回路装置の高速応答性能を向上して半導体集積回路装置の性能を向上できる。

【0029】図1において、半導体基板1は、p型の導電型を示す下純物がドープされた単結晶シリコン基板である。半導体基板1のメモリセルアレイ領域B1には、p形ウェル、あるいはp型ウェルとこれを囲むようなn型のディープウェルが形成されてもよい。また、p型ウェルにはしきい値電圧調整層が形成されてもよい。

【0030】周辺回路領域B2あるいは一般回路領域A の中導体基板1の主面には、絶縁膜2が形成され、絶縁 膜で上にはSOI層3が形成されている。SOI層3 は、分離領域4により互いに分離されている。すなわ ち、SOI罾3は、絶縁膜2および分離領域4により半 導体基板1および他のSO1罾3から分離され絶縁され ている。このようにSO1層3が孤立してフローティン ざ状態となるため、SO1層3上に形成されるnチャネ ルMISFETQnおよびpチャネルMISFETQp の寄生容量が低減され、nチャネルMISFETQnお よびpffャネルMISFETQpを高速化して半導体集 積回路装置の性能を向上できる。また、メモリセルアン イ領域B1の半導体基板1の主面には、分離領域5が用 成されている。絶縁膜2、分離領域4、5は、たとえば シリコン酸化膜とすることができる。SO1層3は、前 記したとおり単結晶シリコン層である。SOI層3には MISFETのチャネル導電型に応じた不純物がドープ される。

【0031】選択MISFETQmは、半導体基板1の 王面上にゲート絶縁膜6を今して形成されたゲート電極 7と、ゲート電極7の両側の半導体基板1の主面に形成 された下純物半導体領域8とからなる。ゲート絶縁膜6 は、たとえば7~8 nmの膜厚を有する熱酸化により形 成されたシリコン酸化膜からなる。ゲート電極では、た とえばp型の不純物が高濃度にドープされた多結晶シリ コン膜でaおよびタングステンシリサイド膜でbの積層 膜とすることができる。また、不純物半導体領域8には n形の不純物、たとえば砒素またはリンが導入されてい る。このように、選択MISFETQmはnチャネル型 のMISFETであり、このゲート電極でをp型の多結 晶シリコン膜でaで構成するため、選択MISFETQ mの手ャネル領域に導入する不純物の濃度を高くするこ となく、選択MISFETQmのしきい値電圧を高くす ることができる。これにより、チャネル不純物の濃度を 増加することなく、すなわち、不純物半導体領域8とチ ヤネルとの間の電界強度を大きくすることなくDRAM のリフレッシュ特性を向上できる。

【0032】選択MISFETQmのゲート電極7の上層にはシリコン窒化膜からなるキャップ絶縁膜9が形成され、さらにその上層をシリコン窒化膜10で覆われる。シリコン窒化膜10は、ゲート電極7の側壁にも形

成され、後に説明する接続孔を形成する際の自己整合加工に利用される。なお、選択MISFETQmのゲート電極では、DRAMのワード線として機能するものであり、分離領域5の上面にはワード線WLが形成されている。

【0033】ーラ、カチャネレMISFETQnは、S 〇工層3上に形成され、ゲート絶縁膜11を介して形成 されたゲート電極12と、ゲート電極12の両側の50 1層3に形成された下純物半導体領域13とから構成さ れる。また、p チャネルMISFETQpは SOI層 3上に形成され、ゲート絶縁膜11を介して形成された ゲート電極12と、ゲート電極12の両側の801買3 に形成された「純物半導体領域14とから構成される。 【0034】ゲート絶縁膜11は、ゲート絶縁膜らと同 様に、たとえばて~8mmの膜厚を有する熱酸化により 形成されたシリコン酸化膜からなる。ゲート電極10 は、たとえばタンダステン膜とすることができる。ま た、下純物半導体領域13にはヵ刑の不純物、たとえば 砒素または!!ンが導入され、不純物半導体領域14には p用の不純物。たとえばボロンが導入されている。この ように、ゲート電極10をタングステン膜で構成するた め、nギャネルMISFETQnおよびpチャネルMI SFETQpのしきい値電圧の制御性を向上できる。こ れにより半導体集積回路装置の性能を向上できる。な お、ゲート電極12は、タンガステン膜に代えて、モリ ブデン膜とすることも可能である。 このようなタンドス テンあるいはモリブデンは、真性シリコンとほぼ同し仕 事関数を有する材料であり、このような材料を選択して ゲート電極10を構成することによりしきい値電圧の制 御性を向上するものである。したがって、ゲート電極1 2の材料はタングステンあるいはモリブデンに限られ ず、真性シリコンとほぼ同じ仕事関数を有する材料であ ればよい。なお、下純物半導体領域13、14は、いわ ゆるLDD (Lightly DopedDrain) 構造を形成しても よい。

【0035】 n チャネルM I S F F T Q n および p チャネルM I S F E T Q p の ゲート電極 1 2 の 上層にはシリコン 窓 化膜からなる キャープ 絶縁膜 1 5 が 形成され、側面には、たとえば、リコン 窒化膜からなる サイドウォールスペーサ 1 6 が 形成されている。

【0036】また、nチャネルMISFETQnおよびpチャネルMISFETQpの不純物半導体領域13、14の上面には、タングステン膜17が形成されている。タングステン膜17は選択成長により形成でき、サイドウォールスペーサ16によりケート電極12と絶縁される。このように不純物半導体領域13、14の上面にタングステン膜17が形成されているため、SOI層3の膜厚が薄さなり、不純物半導体領域13、14が薄膜化されても、その抵抗を小さくすることができる。これにより、周辺回路および一般回路における素子の高速

性能を維持し、半導体集積回路装置の性能の低下を防止 できる。

【0037】選択MISFETQm、nチャネルMISFETQnおよびpチャネルMISFETQpは、層間 絶縁膜18で覆われている。層間絶縁膜18は、たとえばSOG(Spin On Glass)膜、TEOS(テトラメト キンシラン: を原料ガスとしプラブマCVD法により形成されたシリコン酸化膜(以下TEOS酸化膜という) がCMP(Chemical Mechanical Polishing)法により 浮垣化されたTEOS酸化膜およびTEOS酸化膜の積 層膜とすることができる。

【0038】層間絶縁膜18上には、ビート線BLおよび第1層配線19が形成されている。ビート線BLおよび第1層配線19は、たとえば窒化チタン膜とタンザステン膜との積層膜とすることができる。これにより、ビット線BLおよび第1層配線19を低抵抗化してDRAMの性能を向上することができる。また、ビット線BLと第1層配線19とは、後に説明するように同時に形成される。これにより工程を簡略化することができる。

【0039】ビット線BLはプラクロのを介して一対の 選択MISFETQmに共有される下純物や導体領域を に接続される。プラグ20は、たとえばnモの下純物が 導入された多結晶シリコン膜とすることができる。プラ グ20とビット線BLとの接続部にはコバルトンリサイ ド膜等の金属シリサイト膜が形成されてもよい。これに よりプラブ20とビット線BLとの間の接続抵抗を低減 し、接続信頼性を向上することができる。

【0040】第1層配線19は、プラブビ2を介してn チャネルMISFETQnおよびpチャネルMISFE TQpの下純物生準体領域13、14上に形成されたタンプステン膜17に接続される。プラブ22は、たとえば窒化チタン膜とタンケステン膜との積層膜とすることができる。プラグ22と不純物半導体領域13、14との間にはタングステン膜17が形成されているため接続抵抗を低減し、接続信頼性を向上することができる。

【0041】ピット線BLおよび第1層配線19は、層間絶縁膜23で覆われている。層間絶縁膜23は、たとえばSOG膜、CMP法により平坦化されたTEOS酸化膜、TEOS酸化膜の積層膜とすることができる。なお、ピット線BLおよび第1層配線19はシリコン室化膜からなるキャーで絶縁膜およびサイドウェールスペーサで覆われてもよい。

【0042】層間絶縁膜23の上層のB1領域には情報 蓄積用のキャパンタCが形成されている。また、キャパシタCと同層に絶縁膜24が形成されている。絶縁膜2 4はたとえばシリコン酸化膜とすることができ、キャパシタCと同層に形成することによりキャパンタCの標高 に起因するB1領域とその他の領域との間の段差の発生 を防止することができる。これによりフォトリングラフィの焦点深度に完裕を持たせることができ、工程を安定 にして敷細加工に対応することができる。なお、層間絶縁膜23の上面にはシリコン窒化膜が形成されてもよい。このシリコン窒化膜は安に説明するようにキャパシタCの下部電極27を形成する際のエッチングストッパとして機能することができる。

【0043】キャパ、さびは、選択MISFETQmの ピット線BIに接続される不純物半導体領域8とは逆の 不純物半導体領域8に接続されるプラブロ方に、プラブ ロ6を介して接続される下部電極ビアと、たとえばシリ コト卒化膜および酸化タンタルからなる存成絶縁膜18 ピーエとえば遅化チタンからなるでレート電極20とか を構成される。

【0044】キャパンタでの上層には、たとえば下的の ら酸化膜からなる絶球膜30を下して第2層配線31が 形成されている。第2個配線31は、たとえばチャン 膜、アルドニウム膜および変化チャン膜の積層膜とする ことができる

【0045】第2層配線31は、プラブ32を介して第1個配線19に接続される。また、第2層配線31は、プラブ33を介してプレート電極29に接続される。プラブ32、33は、たとえばチタン膜および窒化チタンの積層膜からなる接着層とCVD独によるタングステン膜の積層膜とすることができる。

【0046】第2層配線31は、層間絶縁膜34で覆われる。層間絶縁膜34の上層には第2層配線31と同様な第3層配線が形成されてもよい。層間絶縁膜34は、たとえばTFOS酸化膜、SOG膜およびTFOS酸化膜の積層膜とすることができる。

【0047】次に、本実施の形態の半導体集積回路装置の製造方法を辿る~図18を用いて工程順に説明する。図3~図18は本発明の一実施の形態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【0048】まず、p形の半導体基板1上に絶縁膜2および単結晶シリコン層であるSOI層3が形成されたSOI基板を用意する(図3)。

【0049】次に、DRAMのメモリセルが研究があるメモリセルアレイ領域B1を開口するようにフォトレジスト膜35を形成し、このファトレジスト膜35をサスクとして、SOT層3および総縁膜2をエーチングし、 圧導体基板1の主面を露出する(図4)。エーチングには公知のドライエ。チング法を用いることができる。

【0050】にに、この半導体基板10日面に浅溝36を、SOI層3に浅溝37を形成する(図5)。浅溝36、37の形成には公知のフェトリソプラフィおよびエンチング技術を用いる。浅溝37は、絶縁膜2が露出する深さに形成する。

【0051】その後、半導体基板1に熱酸化を施し、浅 講36、37の内部にシリコン酸化膜を形成した後、シ リコン酸化膜38をたとえばCVD法により堆積し、浅 講36、37を埋め込む(図6)。 【0052】次に、半導体基板1上およびSOI層3上のシリコン酸化膜38を除去して分離領域4、5を形成する(図7)シリコン酸化膜38を除去する方法は、各種例示できる。たとえば、SOI層3上のシリコン酸化膜38のみをまずCMP(Chemical Mechanical Polishing)法により研磨し、その後半導体基板1上のシリコン酸化膜38をエッチバック法により除去する方法、あるいは、CMP法により研磨した後の表面が、半導体基板1上およびSOI層3上において一致するようにSOI層3上のシリコン酸化膜38にエーチング連度を調整する層、たとえばシリコン酸化膜38にエーチング連度を調整する層、たとえばシリコン室化膜を形成する方法。37領域以外の半導体基板1上およびSOI層3上にシリコン室化膜を形成し、37領域以外の半導体基板1上およびSOI層3上にシリコン室化膜を形成し、CMPによる研磨の研磨フトット層として機能させることができる。

【0053】なお、この段階で、半導体基板1およびS 01署3にウェルを形成することが可能である。

【0054】次に、半導体基板1の活性領域に熱酸化法によりゲート絶縁膜6を形成し、さらに半導体基板1の企画にり型の予純物がドープされた多結晶シリコン膜、タングステン、リサイト膜およびシリコン室化膜を順次、推積する。その後、フェトレシスト膜39をマスクとして、リコン室化膜、タングステンシリサイト膜および多結晶シリコン膜をフェトリックラフィ技術およびエーチンで技術を明いてパターニングし、ゲート電極7(ロート線WL)およびキャンで絶縁膜9を形成する(図8)。

【0055】次に、SOI層3の活性領域に熱酸化法によりゲート絶縁膜11を升成し、さらに半導体基板1の全面にタンプラテン膜およびシリコン窒化膜を順次堆積する。その後、フォトレシスト膜40をマスクとしてシリコン窒化膜およびタンクステン膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングし、ゲート電極12およびキャップ絶縁膜15を形成する(図9)。

【0056】次に、選択MISFETQmおよびの手やイルMISFETQnが形成される領域を開いするようにフォトンジスト膜41を形成し、フォトンシスト膜41およびキャップ絶縁膜9、15をマスプとしてイオに注入法によりn型の不純物たと元ばと素またはリンを導入し、不純物生導体領域3、13を形成する。図1の)。

【0057】次に、pチャネルMISFETQpが开放される領域を開口するようにフォトレジスト膜40を形成し、フォトレジスト膜40およびキャープ絶縁膜15をマスクとしてイオン注入法によりp型の不純物たとえばボロンを導入し、不純物半導体領域14を形成する(図11)。

【0058】次に、半導体基板1の全面に、リコン窒化膜(図示せず)を堆積し、メモリセルが形成される領域

(B1領域) にのみフォトレジスト膜43を形成する。 その後、そのフォトレジスト膜43をマスケとして。前 記シリニン室化膜を異方性エッチングし、B1領域の半 導体基板1上にのみシリコン室化膜10を形成すると同 時にB領域のゲート電極7の側壁にサイドウォールスペ ーサ16を形成する(図12)。なお、サイドウォールスペーサ16をマスケにして不純物を自己整合的にイナン注入し、高濃度不純物領域を形成してもよい。

【0059】次に、フォトレジスト膜43を除去し、SO1層3上の不純物生導体領域13、14上にタンプステン膜17を選択成長法による形成する(図13) このタングステン膜17の形成の際、サイドウォールスペーサ16が形成されているためタンプステン膜17とゲート電極12とがショートすることがない

【0060】次に、半導体基板1の全面にSOG膜を塗布し、これを400℃程度の温度でキュアした後、SOOで程度の熱処理を施して安定化する。さらにプラブマでVD法によりTEOS酸化膜を推積してもよい。その後、SOG膜あるいはTEOS酸化膜をCMP法を用いて研磨し、その表面を平坦化する。これによりゲート電極7およびキャーで絶縁膜9に起因する段差が解消される。表面を洗浄後、CMPにより生したSOG膜またはTEOS酸化膜上のファラッチによる損傷を補修するため、さらにTEOS酸化膜を推積してもよい。このようにして、層間絶縁膜18を形成する。

【0061】さらに、層間絶縁膜18に接続孔を開口し、プラグインで声を施した後に不純物がドープされた多結晶シリコン膜を堆積し、この多結晶シリコン膜をCMP法により研磨してプラブ20,25を形成する(図14)、なお、この接続孔は、2段階のエーチングにより開口して半導体基板1の過剰エーチングを防止することができる。

【0062】次に、nチャネルMISFETQnおよびpチャネルMISFETQpの不純物半導体領域13、14上のタングステ:膜17が露出するように層間絶縁膜18に接続孔を形成し、半導体基板1の全面、つまり前記接続孔の内部を含む層間絶縁膜18上にたとえば窓化チャン膜およびタングステン膜をたとえばスパッタ法で堆積し、層間絶縁膜18表面の窓化チャン膜およびタンがステン膜をCMP法で研磨して除去する。このようにして窒化チャン膜およびタングステン膜がらなるプラブロコを形成する。たれ、窒化チャン膜は、チャン膜および窓化チタン膜の積層膜とすることもできる。

【0063】たに、生導体基板1の企商にたとえば窒化チタン膜およびタングステン膜を、たとえばスパッタ法により順次堆積し、これをフォトリップラフィとドライエッチンプ技術を用いてパターニングし、ヒット線BLおよび第1層配線19を形成する(図15)。

【0064】なお、ビート線BLおよび第1層配線19は、単層のタングマテン膜により形成することもでき

る。ビット線BLおよび第1層配線19をタングステン膜のみで形成することにより窒化チタン膜との積層膜の場合に比較して同一断面積状態での抵抗値を低減できる。これは、窒化チタンよりもタングステンの方が抵抗率が低いことに基づく。また。ビット線BLおよび第1層配線19には、たとえばシリコン窒化膜からなるキャップ絶縁膜およびサイドウェールスペーサを形成することができる。

【0065】次に、半導体基板1の全面にたとえば8の G膜を重新し、これを400℃程度の温度でキュアした 仮、プラブマCVD法によりTEOS酸化膜を堆積す る。その仮、このTEOS酸化膜をCMP法を用いて研 獲し、層間絶縁膜23を形成する。これによりこの仮の フォトリソプラフィ工程のフェーカフマージ。を向上す ることができ、微細な接続礼の開り等が可能となる。な お、表面を秩律後、さらにTEOS酸化膜を推積してC MPにより形成されたファラーチを覆ってもよい。

【0066】次に、層間絶縁膜23に接続孔を開けし、 不純物がドープされた多結晶シリコン膜を堆積し、この 多結晶シリコン膜をCMP法により研磨してプラグ26 を形成する(以16)。

【0067】次に、半導体基板1の全面に絶縁膜24を推積する。絶縁膜24の堆積はプラブマCVDにより行うことができ、その膜厚はたとえば124mとする。なお、絶縁膜24の堆積前にたとえば200nm膜厚のシリコン窒化膜を形成することができる。このシリコン窒化膜は、後に下部電極27を露出する際のウェットエッチングのエッチングストーパとして機能させることができる。

【0068】次に、キャパシタCが形成される領域の絶縁膜24に溝を形成し、プラブ26を露出させる。次に、この溝を覆う多結晶シリコン膜を半導体基板1の全面に単積し、さらに半導体基板1の全面にシリコン酸化膜を堆積する。多結晶シリコン膜にはリンをドープすることができ、その膜厚は0.03μmとすることができる。多結晶シリコン膜の膜厚が溝の寸法に対して十分に薄いため、多結晶シリコン膜は溝の内部にもステップカール・)よ「堆積される。シリコン酸化膜は、溝の内部に埋め込まれるように堆積する。溝の内部への埋め込み性を考慮すれば、シリコン酸化膜はSOG膜あるいは下EOSを用いたCVD法によるシリコン酸化膜とすることができる。

【0069】次に、絶縁膜24上のシリコン酸化膜および多結晶シリコン膜を除去して、キャパシタCの下部電極27を形成し、フォトレンスト膜をマスクとしてウェートエッチングを施し、メモリセルアレイ領域(B1領域)の絶縁膜24および前記シリコン酸化膜を除去する(図17)。これにより下部電極27が露出される。【0070】なお、絶縁膜24のエッジ部分は、ウェットエッチングによりエッチングされるため、厳密には図

示のように急峻ではないが、簡単のため急峻に (直角に) 示している。

【0071】次に、下部電極27表面を窒化または酸窒化処理した後、酸化タンタル膜を堆積する、酸化タンタル膜の堆積は、たとえば有機タンタルガスを原料としたCVD法により形成できる。

【0072】さらに、窒化チタン膜をたとえばCVD法により堆積する。その後、フォトレジスト膜を用いて窒化チタン膜および多端晶酸化タンタル膜をパターニングし、容量絶縁膜2×およびプレート電極29を形成する(図18)。このようにして下部電極27、容量絶縁膜2×およびプレート電極29からなるキャパシタCが形成される。

【0073】その後、TFOS酸化膜を半導体基板1の全面に堆積して維料膜30とし、絶縁膜30に接続項を開いし、プラブ32、33を形成する。プラブ32、33は、チタンおよび窒化チタ)の積層膜を半導体基板の全面に堆積し、さらにたとえばプランケットCVD法によりタングステン膜を堆積して、その後タングステンを膜、窒化チタン膜を堆積して、その後タングステンとにより形成することができる。なお、チタンおよび窒化チタンはスパッタ法により形成することができる。さらに、半導化手を関連をスパ、タ法により形成する。これをパターニングして第2層配線31を形成する。このようにして図1に示す半導体集積回路装置がほぼ完成する。

【0074】さらに、TEOS酸化膜、SOG膜および TEOS酸化膜を堆積して層間絶縁膜を形成し、第2層 配線31と同様に第3層配線を形成してもよい。

【0075】本実施の形態の半導体集積回路装置によれ ば、選択MISFETQmをバルク基板である半導体基 板1上に形成し、周辺回路あるいは一般回路のnチャネ ルMISFETQnおよびpチャネルMISFETQp をSOI層3上に形成するため、耐 / イズ性に優れたD RAMを構成するとともに、周辺回路あるいは一般回路 の応答速度を向上して半導体集積回路装置の性能を向上 てきる。また、選択MISFETQmのゲート電極7に 選択MISFETQmの導電型とは逆のp型型純物が高 濃度に導入された多結晶シリコン膜を用いるため、選択 MISFETQmのチャネル平純物の濃度を高くするこ となっサーク電流を低減できる。これにより、DRAM のリフレッシュ特性を向上できる。また、五千セネルM ISFETQnおよびpチャネルMISFETQpのゲ 一ト電極12をタンプステン膜とすることにより、その しきい値電圧の制御性を向上できる。さらに、nチャネ TMISFETQnおよびpチャネルMISFETQp の不純物半導体領域13、14上にタングステン膜17 を形成するため、SOI層3上に形成されるヵチャネル MISFETQnおよびpチャネルMISFETQpの

不純物半導体領域13、14の薄膜化に起因する抵抗の 向上を防止し、その性能を向上できる。

【0076】なお、本実施の形態では、ゲート電極でに 多結晶シリコン膜およびタングステンシリサイド膜の積 層膜を用いた場合を例示したが、単層の多結晶シリコン 膜、あるいは多結晶シリコン膜および金属膜、たとえば 多結晶シリコン膜、窒化チタン膜およびタングステン膜 の積層膜とすることもできる。

【0077】また、選択MISFETQmはカチャネルMISFETであってもよく、この場合、多結晶シリコン膜は、n型の不純物が高濃度に導入される。この場合も、チャネルで純物の濃度を増加することなくしまい値電圧を負電圧側に大きくしてリーツ電流を低減できる。

【0078】また、本実施の形態では、ゲート電極10にタングステン膜を用いた例を示したが、単層の多結晶ンリコン膜、多結晶シリコン膜と金属シリサイド膜との積層膜、あるいは、多結晶シリコン膜と金属膜との積層膜とすることもできる。この場合、nチャネルMISFETQpの下純物半導体領域13、14の導電型と多結晶シリコン膜の導電型とは同一とすることができる。これにより、nチャネルMISFETQpのしきい値を低くして低電圧駆動に対応した高性能な半導体集積回路装置を構成できる。

【0079】また、本実施の形態ではタングステン膜17を例示したが、タングステン以外の金属たとえばチタンあるいはコバルトであってもよく、また、金属シリサイド膜、たとえばタングステンシリサイド膜、チタンシリサイド膜、コバルトシリサイド膜等であってもよい。

【 0 0 8 0 】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【0081】たとえば、本実施の形態では、DRAMの メモリセル以外の回路すなわち周辺回路あるいは一般回 路が、nチャネルMISFETQnとpチャネルMIS FETQpとからなる相補型MIS回路である場合に適 用したものであるが、これに限定されるものではなく、 その要旨を逸脱しない範囲において種々変更可能であ る。例えば、ドイポーラトランジスタやJFET(Junc tion Field Effect Transistor) あるいは一般的な1G FET (Insulated Gate Field Effect Transistor) 等 の能動素子、また抵抗や容量等の受動素子を含む場合に も適用可能である。また、本実施の形態では、ハルクM ISFETはメモリセルアレイ領域B1のみに適用した が、それ以外の回路の一部、例えば、センスアンプ等に 適用することも可能である。また、DRAMのメモリセ ルの構造は、本実施の形態で示した構造に限定されるこ とはな1、その要旨を逸脱しない範囲において種々変更

可能である。また、下部電極27、容量絶縁膜28、プレート電極29、第1層配線19、第2層配線31金属、あるいは種々の絶縁膜の材料は、本実施の形態に正した材料に限定されるものではなく、その要旨を逸脱しない範囲において変更可能である。また、単結晶シリコン基板やその中に形成した平純物半導体領域、あるいは多結晶ンリコンの導電型は、本実施の形態の場合に限定されるものではなく、その要旨を逸脱しない範囲において反対導電型にしてもよい。

[0082]

【発明の効果】 4額において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

【0083】(1) DRAMを有する半導体集積回路装置において、SOI基板上のMISFETの高速性という特徴を有し、なおかつ安定したメモリ動作が可能になる。

【0084】 (2) DRAMを有する半導体集積回路装置において、その中に用いるSOIMISFETのしき い値電圧の制御性を向上できる

【0085】(3) DRAMを有する半導体集積回路装置において、メモリセル選択用MISFETの基板の系統物濃度を高くすることなく、そのしきい値電圧を高くすることのできる。

【0086】 (4) DRAMを有する半導体集積回路装置において、リフレッシュ特性を向上できる。

【0087】(5: DRAMを有する半導体集積回路装置において、その中に用いるSOIMISFETの拡散層抵抗を低減することができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体集積回路装置の一例を示す断面図である。

【図2】本発明の一実施の形態である半導体集積回路装置のチップ全体を示した平面図である。

【図3】本発明の一実施の形態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図4】 4発明の一実施の形態の半導体集積回路装置の製造方法の一例を1程順に示した断面図である。

【図5】本発明の一実施の刑態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図6】本発明の一実施の刑態の半導体集積回路装置の製造方法の一例を L程順に示した断面図である。

【図7】本発明の一実施の形態の半導体集積回路装置の 製造方法の一例を工程順に示した断面図である。

【図 8 】 本発明の一実施の形態の半導体集積回路装置の 製造方法の一例を工程順に示した断面図である。

【図9】 本発明の一実施の形態の半導体集積回路装置の 製造方法の一例を工程順に示した断面図である。

【図10】 本発明の一実施の形態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図11】本発明の一実施の形態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図12】本発明の一実施の形態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図13】本発明の一実施の形態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図14】本発明の一実施の形態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図15】本発明の一実施の形態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図16】本発明の一実施の形態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図17】本発明の一実施の形態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【図18】本発明の一実施の形態の半導体集積回路装置の製造方法の一例を工程順に示した断面図である。

【符号の説明】


- 1 半導体基板
- 2 絶縁膜
- 3 SO1層
- 4、5 分離領域
- 6 ゲート絶縁膜
- 7 ゲート電極
- 7 a 多結晶シリコン膜
- 7 b タングステンシリサイト膜
- 8 不純物半導体領域
- 9 キャップ絶縁膜
- 10 シリコン窒化膜
- 11 ゲート絶縁膜
- 12 ゲート電極
- 13、14 下純物半導体領域

【図3】


31 B2 or A

- 15 キャップ絶縁膜
- 16 サイドウォールスペーサ
- 17 タングステン膜
- 18 層間絶縁膜
- 19 第1層配線
- 20、22 プラグ
- 2.3 層間絶縁膜
- 2.4 絶縁膜
- 25, 26 757
- 2.7 下部電極
- 2.8 容量絶縁膜
- 29 プレート電極
- 30 絶縁膜
- 3.1 第2層配線
- 32, 33 75,
- 3.4 層間絶縁膜
- 3.5 フェトレジスト膜
- 3.6 浅溝
- 37 浅溝
- 38 シリコン酸化膜
- 39~43 フォトレジスト膜
- A 一般回路領域
- B1 メモリセルアレイ領域
- B 2 周辺回路領域
- B L ビット線
- C キャパシタ
- P ボンティングパット
- Qm 選択MISFET
- Qn n チャネルMISFET
- Qp p手ャネルMISFET
- WL ワード線

【図4】




[M1]







【図5】



【图6】





【図15】






图17]

図 17



[216]



[318]

図 18

